目前好多英文翻譯都不夠全面，好多時(shí)候，我們想要的沒有。今天繼續(xù)翻譯圖紙，所見即所得。先把蘋果6的翻譯完，再翻譯蘋果7的。為了方便大家查閱，我會(huì)加緊時(shí)間整理。

IPHONE6 第2頁

本頁主要介紹蘋果6的CPU，U0201

FIJI: JTAG,USB,HSIC,XTAL

JTAG(Joint Test Action Group；聯(lián)合測(cè)試工作組)是一種國(guó)際標(biāo)準(zhǔn)測(cè)試協(xié)議（IEEE 1149.1兼容），主要用于芯片內(nèi)部測(cè)試?，F(xiàn)在多數(shù)的高級(jí)器件都支持JTAG協(xié)議。

USB接口

HSIC 仿人工智能控制 可以理解為高速接口

XTAL 晶體電路

告訴我們這一頁主要介紹連接CPU的總線信號(hào)：

先介紹給CPU的供電：

1、PP1V2 cpu供電 D7 AH4腳，看腳位內(nèi)部說明是HSIC線的供電。

2、PP1V2PLL CPU內(nèi)部的鎖相環(huán)供電。從CPU的M16 V19 AD14 AN24腳進(jìn)入。

3、PP1V8 CPU供電，從CPU的V17 G7 AE15腳進(jìn)入。

4、PP1V8 XTAL 外部晶振供電，因?yàn)镃PU本身工作需要24M時(shí)鐘，時(shí)鐘電路是CPU內(nèi)部與其A15 A16腳外部電路共同組成的。這個(gè)電壓通過CPU內(nèi)部進(jìn)行供電，從CPU E14腳進(jìn)入。

5、PP3V3 USB cpu內(nèi)部的USB電路供電，從CPU E1 E2腳進(jìn)入。

6、PP1V2 SDRAM SDRAM是synchronous dynamic random access memory的縮寫。 同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器，又叫內(nèi)存。從CPU的D16 N5進(jìn)入。

7、90_AP_BI_TRISTAR_USB0_P CPU到USB控制器的正偏壓信號(hào)， CPU的F5腳。

8、90_AP_BI_TRISTAR_USB0_N CPU到USB控制器的偏壓信號(hào)，CPU的E5腳。

說明一下上面兩個(gè)信號(hào)：USBHS ON/OFF TOLERANCE 5V/1.98V; 這句話的意思，就是5V開啟，1.98V關(guān)閉。

9、USB_VBUS_DETECT USB的充電檢測(cè)信號(hào) 從CPU的D3腳進(jìn)入。

10、USB_REXT REXT是（resistor external）的縮寫，外部基本電阻。USB的外部參考電阻。

11、AP_TO_PMU_RESET_IN CPU到電源的復(fù)位信號(hào)輸入，從CPU的AK30腳輸出。

12、45_XTAL_24M_I 外部晶振24M輸入 cpu的A16腳。

13、45_XTAL_24M_O外部晶振24M輸出 CPU的A15腳。

14、AP_TO_PMU_TEST_CLKOUT CPU到電源的測(cè)試時(shí)鐘輸出 AH33 AH31 AG29 AH29腳。

15、RESET_1V8_L 復(fù)位供電 CPU的 AH32 AJ33 W4腳。

16、TRISTAR_TO_AP_JTAG_SWCLK USB控制器到CPU的時(shí)鐘開關(guān)JTAG信號(hào)

17、TRISTAR_BI_AP_JTAG_SWDIO USB控制器到CPU的數(shù)據(jù)開關(guān)JTAG信號(hào)

18、50_AP_BI_BB_HSIC1_STB CPU到基帶CPU的高速接口

19、50_AP_BI_BB_HSIC1_DATA CPU到基帶CPU的數(shù)據(jù)高速接口

20、解釋一下BB的含義：BB是指，BASEBAND的縮寫，BASEBAND是指baseband processor，基帶處理器的意思，又叫基帶CPU。

簡(jiǎn)單提一下：CPU的三個(gè)工作條件。前面分析蘋果6的開機(jī)電路時(shí)已經(jīng)說過，今天再溫習(xí)一下。1供電2時(shí)鐘3復(fù)位。

與你一起終身學(xué)習(xí)，這里是楊哥說維修。每天進(jìn)步一點(diǎn)點(diǎn)，收獲超乎你想象。歡迎關(guān)注我們，一起分享交流。